PlayStation 아키텍처

33.87MHz SoC 기반의 실용적 3D 가속 아키텍처 설계 및 제약 극복

neo2026년 6월 5일18분advanced

AI 요약

Context

초기 3D 하드웨어 개발의 복잡도를 낮추기 위해 정밀도보다 실용적 구현에 집중한 설계 지향. Z-buffer 부재와 Floating Point Unit(FPU) 생략으로 인한 렌더링 정밀도 저하 및 개발자 부담 가중이라는 기술적 트레이드오프 발생.

MIPS R3000A 기반 SoC에 GTE(Geometry Transformation Engine)를 통합하여 고정소수점 기반의 3D 투영 및 조명 계산 가속화
Z-buffer 대신 CPU가 폴리곤 순서를 정렬하는 Ordering Table 방식을 채택하여 하드웨어 복잡도 제거 및 메모리 비용 절감
Data Cache 대신 1KB Scratchpad SRAM을 고정 주소에 매핑하여 결정론적인 빠른 데이터 접근 경로 확보
DMA Controller가 Main Bus를 점유하여 CPU 개입 없이 VRAM 및 MDEC 간 고속 데이터 전송 수행
Perspective Correction이 배제된 Affine Texture Mapping과 Nearest Neighbour 필터링을 통한 렌더링 속도 최적화
MDEC를 통한 Macroblock 기반 압축 해제로 320x240px FMV 영상을 30fps로 스트리밍하는 효율적 비디오 파이프라인 구축

실천 포인트

1. 하드웨어 제약 상황에서 정밀도와 성능 중 우선순위를 설정하여 불필요한 연산 유닛 제거 검토

2. CPU 부하를 줄이기 위한 DMA 기반의 데이터 전송 경로 최적화 및 버스 점유 전략 수립

3. 범용 캐시 대신 특정 목적의 Scratchpad 메모리 활용을 통한 Latency 결정성 확보 방안 분석

4. 하드웨어 가속이 불가능한 영역을 소프트웨어 알고리즘(예: 정렬 테이블)으로 해결하는 트레이드오프 설계 적용

태그