RISC-V 기반 FPGA 설계부터 Microkernel OS 구축까지의 시스템 엔지니어링
One man, two kernels, and a lot of RISC-V
FPGA 기반 하드웨어 격리 및 2PC 설계를 통한 <10ms 트랜잭션 검증 시스템
TASKS FOR AI: THERMONUCLEAR REACTOR, QUANTUM DECOHERENCE, AND HACKER PROTECTION —RESULT
80MHz FPGA 기반 56k tokens/sec 달성한 GateGPT 설계
GateGPT: 56k tokens per second Transformer (KV cache) on FPGA at 80 MHz
내가 60fps Eink 모니터 Modos Flow를 만든 방법
Pixel-level Update 제어로 60fps 고주사율 Eink 모니터 구현
FPGA/ASIC 호환성을 확보한 논리 기반 Device Clock 생성 전략
Device Clock Generation (2025)
FPGA LUT 최적화 기반 KAN 구현으로 sub-microsecond 레이턴시 달성
Ultrafast machine learning on FPGAs via Kolmogorov-Arnold Networks
AGI/ASI 구현을 위한 저전력 고효율 XPU AI 가속기 설계
Zettascale (YC S24) Is Hiring Founding FPGA Engineers
Quine-McCluskey 최적화로 IBM Heron r2 양자 회로 Depth 83% 절감
Paper 145 v0.8 — D-FUMT-8 Phase 4 Quine-McCluskey Simplification + Finding F11 Engineering-Correctable Relaxation Bias on IBM Heron r2
왜 Vivado 2026.1은 무료 티어에서 Linux 지원을 중단하는가?
Vivado Linux 무료 지원 중단에 따른 FPGA 툴체인 생태계 이탈 가속화
FPGA 기반 Nibble-oriented CPU 및 Microcode 설계 통한 공학용 계산기 구현
I designed a nibble-oriented CPU in Verilog to build a scientific calculator
4KB 메모리 칩에 Windows 커널 이식 시도, 대기업의 기술적 판단 착오 사례
How Microsoft Nearly Lost OpenAI (And Wasted a Trillion Dollars Doing It)
CERN, 초소형 AI 모델을 FPGA에 내장해 실시간 LHC 데이터 필터링 수행
CERN 연구진이 VAE 기반 신경망을 FPGA에 구현하여 40MHz LHC 트리거 시스템에서 이상 탐지 수행
CERN이 LHC 데이터 처리를 위해 anomaly detection 알고리즘(AXOL1TL)을 FPGA에 하드웨어 수준으로 구워서 초당 100테라바이트의 스트림을 50나노초 내에 99.98% 필터링
CERN eggheads burn AI into silicon to stem data deluge